xilinx 7系列fpga 时序分析

•  课程目标

  本培训课程主要介绍Vivado时序分析工具、时序收敛法则、以及良好的编码习惯。

•  师资团队

• 华清创客企业内训讲师，均是来自各个领域的资深专家，均拥有6年以上大型项目经验。

•  培养对象

  学员学习本课程应具备下列基础知识：
  ①了解xilinx 7系列芯片开发方法
  ②了解vivado 工具使用

•  培训方式

第一种：讲师面授
课时：共1天，一天6学时，总计6学时
◆费用：900元
◆外地学员：代理安排食宿（需提前预定）

第二种：线上直播授课
直播课时：共2天，每天3学时，总计6学时；
辅导：授课期间，辅导老师每天有1小时的辅导直播
◆费用：900元

第三种：企业订制培训
课时：根据订制的大纲确定课时
费用：根据课程难度，每课时1000~2000元

• •  质量保证

    1、培训过程中，如有部分内容理解不透或消化不好，可免费在下期培训班中重听；

    2、培训结束后免费提供一个月的技术支持，充分保证培训后出效果；

    3、培训合格学员可享受免费推荐就业机会。

  •  课程大纲

    
    

    1.    时序分析的基本原理         

         1.1   两级寄存器间的时序分析原理。

         1.2   输出端口与寄存器间的时序分析。

         1.3   输入端口与寄存器间的时序分析。

         1.4   综合技术 Synthesis Techniques

         1.5   HDL编码技术 HDL Coding Techniques

     

    2.    Vivado 的时序分析工具使用   

         2.1  使用时序分析向导创建时钟和检查时钟

         2.2  输入输出的约束方法

         2.3  时序例外的约束 Timing Exceptions

         2.4 时序收敛的十大准则

     

    3. 实操案例1 时序收敛案例 

         3.1 优化复位逻辑和路径完成时序收敛

         3.2 手动干预布线完成时序收敛

     

    4. 实操案例2 时序收敛案例 

         4.1 优化关键路径Fan out数量

         4.2 基线设计方法进行时序约束保证数据收敛